Das FPGA-Kochbuch

Index

A
ABEL	95
Ablaufplan	245
Abstraktion	73
Abstraktionsebene	70, 76
Accelerator Series	142
Acrobat-Reader	138, 377
Actel	140
ActionProbe	141, 279
Activator	151
Adaptive Hardware	62
Adobe	138, 377
Advanced Micro Devices	187
AHDL	95, 97
Algorithmenebene	71
Algotronix	137
Alliance Series	286, 287
Alpha-Strahlung	129
ALTERA-HDL	95
ALU	56
AMD	187
American Microsystems	312
AMI	312
Analyse	73
Annealing Algorithmus	90
Annotation	82
Anschlußpads	45
Antifuse	108, 117
Anwenderfreundlichkeit	51
Anwenderschaltung	106
Application Specific Instruction Set Processor	61
Architecture	100
architekturspezifisch	76
architekturunabhängig	76
Arithmetisch-Logische Einheit	56
Array	32

ASIP	61
ASYL+	258
ATM	183
Aurora	276
Ausgangs-Makrozelle	34
Ausnutzungsgrad	50, 213

B
Backannotation	79
Backend	89
Bartels	256
Bauteileausfall	304
BDD	258
Behavioral Domain	69
Benutzeroberflächen	245
Beobachtbarkeit	305
Beschreibungs-Domänen	70
Big-Bang-Testing	92
Binary Decision Diagram	258
BIST	122, 128
bit	99
Bit-Operationen	56
Bitstream	112, 122
Bitstream compatible	194
BitSwitch	225
Bonddrähte	45
Borrow	198
Bottom-Up-Methode	75
Boundary-Scan	51, 128
Breadboard Design Tool	236
Browser	375
Building Block	69
Built-in Self Test	122, 128
BusSwitch	225

401

C
CAB	237
Cache-Logic	62
Cadence	95, 243
CAE	242
CBA	162
CBB	188
CBT	247, 299
CCM	61
ChipExpress	309
CLAy	173
CLB	37, 192
Cli6000	173
Cluster	90
CMOS-Logikfamilien	54
Coding Style	89
Combiner	90
Complex PLD	36
component	101
Computer Aided Engineering	242
Computer Based Training	247, 299
Computer-Elemente	60
concurrent	103
Concurrent Logic	137, 173
Configurable Analog Block	237
Configurable Building Blocks	188
Configurable Logic Block	37, 192
Configuration	98
Configware	106
Constraints	79, 88, 271
Coprozessor	61
Cost-of-Ownerchip	64, 246
CP100K	110, 131
CP20K	110, 131
CPLD	36, 55
CPU	55
CrossFire	110

Crosspoint Solutions	120, 131
CUPL	95
Custom Computing Machines	61
Cypress	137, 152

D
Daisy Chain	113
Datenpfad	57, 87
Dekomposition	74
Design Flow	77
Design for Testability	305
Design Re-Use	64
Design Rule Check	298
Design Space Exploration	87
Designer Series	278
DesignSafe	122
DesignWare	273
DeskFab	159
Device under Test	85
DFT	305
Diagnosemöglichkeiten	51
Dielektrikum	118
Digital Phase Lock Loop	164
Digitalsimulator	78
disjunktive Minimalform	34
DMF	34
Download-Kabel	111
DPLL	164
DRC	298
DSP	55
DUT	85

E
EAB	169
ECL	177
EDA	69, 242
EDA-Werkzeuge	69
EDIF	84
EEPROM	115

402

Electronic Design Automation	69, 242
Electronic Design Interchange Format	84
E-Mail	375
embedded application	61
embedded Cores	162
Embedded-Array Blocks	169
Embedded-Flash	208
Emulation	222
Entity	98
Entscheidungsraum	211
Entwurfsablauf	77
Entwurfs-Blöcke	69
Entwurfseingabe	81
Entwurfseinheit	98
Entwurfserfassung	77
Entwurfsfehler	304
Entwurfshülsen	83
Entwurfskontrolle	77
Entwurfspräsentation	81
Entwurfsraum	87
EPROM-Zelle	115
EVITA	248
Express-Modus	113
Extraktion	73

F
fabless	143
Fan-Out	307
FastMAP	203
Fehlerabdeckung	304
feinkörnigen Architektur	37
Feldprogrammierbare analoge Arrays	234
Fertigungsfehler	304
Festpunkt-Arithmetik	56
Field Programmable Analog Array	39

Field Programmable Analog Device	62, 234
Field Programmable Interconnect Component	223
Field Programmable Interconnect Device	223
Field Programmable Logic Array	34
Field Programmable System Chip	183
File-Transfer-Protokoll	376
Finite State Machine	245
First-Time-Right	61
Flächenbedarf	55
Flash-EPROM	116
Flattening	256
Flip-Chip	224
Floating-Gate	115, 116
Floor Planning	32, 90
Flow Chart	245
Footprint Compatibility	194, 216
formale Verifikation	304
Foundation Series	286
FPAA	39, 234
FPAD	35, 39, 62, 234
FPC	35
FPGA Compiler	272
FpgASIC	315
FPIC	223
FPID	39, 223
FPLA	34
FPLS	35
FPSC	183
Frontend	89
FSM	83, 245
FTP	376
Full-Custom	31
FusionHDL	276

403

G
Gate Equivalent	43
Gated Clock	69
Gates	43
Gatter	43
Gatteräquivalente	43
GDS	223
GDX	223
GEC Plessey	137
General Routing Matrix	199
Generic Digital Crosspoint	223
Generic Digital Switch	223
Generierung	73
Geometrical Domain	70
Gleitpunkt-Arithmetik	56
Global Routing Pool	232
Glue-Logik	54
Granularität	41
Graphical User Interface	245
GRM	199
GRP	232
GUI	245

H
Hardware Description Language	76
Hardwarebeschreibungssprache	76, 94
Hardwire	313
HDL	76, 94
HDL Compiler	273
herstellerprogrammiert	58
Hierarchie-Baum	83
Hierarchy Browser	245
Hitachi	120
Hold-Zeit	307
HTML	375

I
I/O-Block	41
IBM	137, 173, 177
IEEE 1076	97
IEEE 1076.1	97
IEEE 1076.4	97
IEEE 1164	97
Implementierung	73, 74, 77
In System Programmable	116
Incases	256
Innovationsschutz	122
Instantiation	76
Instanzen	76, 101
Instanziierung	76
Integrationsdichte	54
Integrator Series	142
Intellectual Property	64, 327
Interrupt	270
IP-Core	64, 327
irreversible Programmierung	108
Isdata	243
ISP	116, 125, 165
IST	243, 258

J
JTAG	51, 128

K
Kachel	185
kanalorientierte Struktur	45
Komplexitätsbeherrschung	76
Konfiguration	106
Konfigurations-Datenstrom	112, 122
Konfigurations-Modi	112
konfigurierbar	125
Konfigurierung	106
Kontrollpfad	87

404

Kopierschutz	122
Körnung	41

L
LAB	36, 165
Lasarray	311
laserprogrammiertes Gate Array	309
Layout	89
LE	165
Leiterplattenentflechtung	68
Library of Parametrized Macros	82
Linux	244, 254, 290
LOG/iC	95
Logic Array Block	36, 165
Logic Cells	43
Logic Element	165
Logik
mehrstufige	38
mehrwertige	85
zweistufige	37
Logikblock	41
Logikblock-Editor	90
Logikebene	71
Logiksimulation	85
Logiksynthese	88
Longlines	45
Lookup Table	39, 43, 106, 165, 197
LPGA	32, 309
LPM	82
LSI	54
LUT	39, 43, 106, 165, 197

M
MACO	311
maskenprogrammierte Gate Arrays	32

Makrogenerator	82
Makrozellen-Entwurf	32
Mapping	88
MARC	35
Markteinführung
schnelle	68
Master Mode	112
MCM	247
Mentor Graphics	243
MicroFuse	118, 120
MicroVia	118, 120
Migration	306
MINC	243
Model Checking	84
Modul	74
MOTIVE	274
MPGA	183, 309
MSI	54
Multi-Layer	224
MultiVolt	170

N
National Semiconductor	137, 173
NDA	123
nebenläufig	102
NeoCAD	183, 277
Netrans	312
Netzliste	77
Nibble	229
Non Recovering Engineering	32, 58, 308
Non-Disclosure-Agreement	123
non-volatile	116
NRE	32, 58, 308
NRZ-Datenrate	225

405

O
of-the-shelf	30
OLE	270, 274
One Time Programmable	108, 126, 220
ONO	118, 140
Optimierung	73
Optimized Reconfigurable Cell Array	180
Orbit	312
ORCA	180
Oszillator	51
OTP	108, 126, 220
Output-Enable	35
Overhead	57

P
Pace Technologies	23
PALASM	95
Partitionierung	56, 87, 90
pASIC380	110, 132, 152
Pass Transistor	106, 141
PCB	247
PCI-Bus	183
PDF	138, 377
PEG	35
Pentium Pro	23
Peripherie-Modus	113
Personalisierung	106
Pflichtenheft	71, 77
Phase-Locked Loop	172
Physical Domain	70
Pilkington	137, 183
Pin Locking	130, 200
PIP	107
Pipelines	56
PLA	34
Place&Route	38, 79, 89, 259
Plazieren	79, 90

PLdebug	273
PLICE	118, 140
PLL	172
Plus Logic	137
PML	35
Port	98
Portabilität	89
Portable Document Format	138, 377
Post-Layout-Simulation	79
Power-Up	111
Powerview	273
Pre-Layout-Simulation	78
PREP	216
Primitives	82
ProASIC	207
Produktterm Allocator	36
Produktterme	34
Profiling	295
Prognosen	23
Programmable Interconnect Point	107
Programmable Switching & Interconnect Device	223
Programmierelement	106
Programmierschaltung	108
Programmiertechnologie	106
PROM	35
ProSeries	273
Prototyp	307
Prototypen	222
Prototyping	61
Prozeß	102
PSID	223

R
Radhard	129, 151
random logic	54
Rapid Prototyping	61
RapidConnect	225

406

Readback	113
Reconfigurable Computing	22
Redesign	55, 307
registerintensiv	50
Register-Transfer-Ebene	71, 76
rekonfigurierbar	125
rekonfigurierbarer Computer	62
Rekonfigurierbarkeit	124
Rekonfigurierung	62
Repeater	174, 177
Reset-Verhalten	126
Resource Allocation	88
Resource Assignment	88
Resource Sharing	272
reverse engineering	122
reversible Programmierung	108
Roadmap	136
Roelandts	22
Routeability	50
RT-Ebene	71

S
Schaltkreisebene	71
Schaltmatrix	36
Schaltplaneditor	77
Schaltplaneingabe	77, 82
Schaltsymbole	82
Scheduling	88
Schematic Entry	77
Sea of ModuleBlocks	163
Sea-of-Gates	32, 43, 45, 166, 309
Sea-of-Tiles	45, 209
Second Source	33, 140
Security-Fuse	124, 142, 152, 347
Semi-Custom	31
sequentiell	102
Setup-Zeit	307
Siemens	208
Signal-Laufzeiten	79
Signalverarbeitungs- prozessor	55

Silicon Explorer	142, 279
Silicon-Breadboard	64
Simple PLD	36
Simulation	84
funktionale	78
Post-Layout-	79
Pre-Layout-	78
Timing-	78
Slave Mode	112
SLIC	183
SmartModel	273
Soft-Error	129
SOP	34
Speed Electronic	243
SpeedWave	275
Spezifikation	74, 77, 84
SPGA	161
SPLD	36
SSI	54
Standardbausteine	54
Standardzellen-Entwurf	31
Stand-By-Modus	123
Start-Up	111
State Diagram	245
std_logic	97, 99
std_ulogic	97
Steuerbarkeit	305
Stimuli	84, 104
strahlenfest	129
Structural Domain	70
Structuring	88
strukturale Programmierung	106
Strukturdomäne	72
Strukturprogrammierung	106
Stückkosten	58
Sum-of-Products	34
Switched-Capacitor	237
symmetrisches Array	45, 47
synchroner Entwurf	307
Synopsys	243

407

Synthese	73
algorithmische	87
Logik-	88
Register-Transfer-	88
System-	87
synthesefreundlich	41, 51
System Programmable Gate Array	161
Systemebene	71
Systemzuverlässigkeit	55

T
Taktfrequenz	57
TAP	195
Tcl/Tk	254, 292
Technologieabbildung	88
Temic	313
Template	83, 259
Test Access Port	195
Testbarkeit	305
Testbench	85, 96
testfreundlicher Entwurf	305
Testvektoren	85
Texas Instruments	140
textio	104
THEDA	256
Tile	185
TimeScope	255
Time-to-Market	61, 63, 68
Timing Driven Routing	90
Timing-Simulation	78
Top-Down-Methode	74
Toshiba	137, 183
TRAC	239
Trial-and-Error	127
TSMC	177
TTL	242
TTL-Bausteine	28
TTL-Friedhof	29

TTL-Logikfamilien	54
Tunneloxid	116

U
ULC	313
Ultra38000	110, 132, 152
Umsatzahlen	23
UND/ODER-Matrix	34
Unterbrechungsanforderung	270
Usenet-News	376
Utilization	50
UTOPIA II	183

V
Validierung	77, 84, 92
Vantis	137, 319
Variable-Grain-Block	188
VCS	275
Verbindungselement	107
Verdrahtbarkeit	50
Verdrahten	79, 90
Verfeinerung	73
Verhaltensdomäne	72
Verifikation	84, 298
Verilog	95
VersaBlock	199
VersaRing	198
Verysys EDA	256
VGB	188
VHDL
-Generierung	82
-Modell	79
-Programm	79
VHSIC	96
Via	124
ViaLink	118, 119
ViewLogic	243, 273
Virtex	191
Visual Software Solutions	274

408

Visualisierung	81
VITAL	97
VLSI	54
volatile	111, 126
VSS	274

W
Wachstumsraten	23
Wafer	32
Wahrheitstabelle	83
Waveform	85, 260
weiche Hardware	62
Wiederverwendung	68
Windows NT	244
Windows OLE	270
Wireability	50
Wire-wrap	242
Workview-Office	273
World Wide Web	375
WWW	375
WWW-Browser	376

X
X11-Oberfläche	244
XC8100	110, 120, 136, 191
XH3	315
XTK	274

Y
Y-Diagramm	70, 73

Z
Zehner-Regel	91
Zeitdiagramm	85, 262
Zustandsgraph	83, 245
Zycad	207

409

Zurück zu: [ Übersicht der Leseproben | Inhaltsverzeichnis ]